Inhoud

Het theoretisch gedeelte van deze cursus omvat volgende inhoud:

• Concurrente versus sequentiële ontwerpstrategieën voor digitale logica
• De verschillende mogelijkheden om VHDL te programmeren (Behaviour, dataflow en structural design)
• Analyse van logische blokken en het omzetten van logische functies in VHDL-code 
• Het ontwerpen en analyseren van sequentiële systemen
• Het ontwerpen en analyseren van combinatorische systemen
• Opstellen en gebruik van bibliotheken in VHDL
• Structuur en werking van programmeerbare logica (PAL, GAL, CPLD, FPGA)
• Structuur en werking van halfgeleidergeheugens (ROM, EPROM, FLASH, RAM, FIFO, ...)

Het praktisch gedeelte van deze cursus bestaat uit 3 delen

Deel 1

Een inleidende labo-opgave waarbij de student een eerste ontwerp-opgave doorloopt waarin de verschillende stappen van een VHDL-ontwerp aan bod komen door het ontwerpen van een 4-bits Gray-counter met LED-indicatie. De moeilijkheidsgraad van deze opgave is basisniveau waarbij praktisch geen elektronica-voorkennis vereist is. Het is de bedoeling om het ontwerpproces voor een VHDL-project te doorlopen, zodat de student de rest van de cursus hier niet echt nog aandacht moet aan besteden.

Deel 2

Specifieke topics uit de theoriecursus die beter passen in een hands-on omgeving. (deze lijst is niet limitatief en kan aangepast worden ifv de evolutie van de cursus)

• Oefeningen op synchroon en concurrent ontwerp
• Het opstellen van testbenches in VHDL voor het testen van het correct functioneren en het behalen van de gewenste specificaties van een VHDL ontwerp
• Testbaarheid en observeerbaarheid kunnen bekomen tijdens logisch ontwerp

Deel 3

De studenten krijgen een grote ontwerpsopdracht rond digitaal ontwerp die ze in de labo-sessies moeten afwerken. De klemtoon ligt hierbij op het testen en verifiëren van de geproduceerde oplossing. Daarbij wordt door de docent een timing voorgesteld die de studenten moeten proberen te realiseren.

Het afwerken van labo 2 / module 2b is de drempel om voor dit gedeelte van deze cursus te kunnen slagen.

De laatste module van deze opdracht (Labo 2 / module 3) is een open-end ontwerp waarin de studenten verder kunnen gaan dan wat vereist is om te slagen voor deel 2. Deze module levert extra punten op voor het 2e gedeelte van deze cursus. 

Studiemateriaal

https://studiemateriaal.odisee.be/publiek/OlaFiche.aspx?OID=30404

De lessen over VHDL worden gegeven a.h.v. powerpoints.

Het handboek "Circuit design and simulation with VHDL" A. Pedroni, MIT press (ISBN 978-0262014335) is een nuttig maar niet verplicht naslagwerk voor het gedeelte VHDL binnen deze cursus

Voor het gedeelte "Geavanceerde digitale componenten" is er een papieren cursus ter beschikking.

Xilinx VIVADO-software 2019.1 met vrije licentie voor het voorbereiden van de oefeningen op computer thuis en voor het uitvoeren van de oefeningen tijdens de les. Deze software kan gedownload worden vanuit de elektronische cursusomgeving of gedraaid worden op een virtuele computer in de ICT-cloud-omgeving.

Toelichting onderwijstaal

De gebruikte powerpoints zijn deels in het Nederlands en deels in het Engels. De Xilinx-Vivado-software is engelstalig.

Toelichting werkvorm

Interactievormen - Labo - Oefeningen/opdrachten

Het theoriegedeelte VHDL wordt gedoceerd onder de vorm van hoorcolleges met geïntegreerde workshop-sessies rond specifieke topics (8 sessies van 1,5u). Tijdens deze workshop-sessies worden opdrachten uitgewerkt door groepen van 2 tot 4 studenten op computer. Het meebrengen van minstens een portable computer per groep is wenselijk.

Het theoriegedeelte rond programmeerbare digitale componenten en geheugens wordt aangeboden onder de vorm van hoorcolleges (6 sessies van 1,5u).

Het praktisch gedeelte van deze cursus wordt aangeboden als computerpractica in groepen van 2 (10 labo's van 3u)